一文解读:差分晶振的输出波形-凯发k8旗舰厅

一文解读:差分晶振的输出波形

作者: 扬兴晶振 日期:2022-01-07 浏览量:

  常用的差分晶振输出均属于方波,输出功率比较大,驱动能力较强,但谐波分量非常多。这两种输出模式是差分晶振的输出逻辑,两者的相位刚好相反,因此它们能够组成更高性能的系统,同时还能消除共模噪声。差分输出(例如pecl, lvds,hcsl) 可以满足高速数据传输,应用于高速计算机,数字通信系统,雷达,测量仪器,频率合成器等。



  pecl输出


  英文:positive emitter coupled logic


  中文:正射极耦合逻辑电平


  pecl在高速领域内一个非常重要的逻辑电路。它电路速度快,驱动能力小,噪声小,高频。但是功耗大,不同的电平不能驱动。如果用低电压3.3v/2.5v电源,则被称为lvpecl, 即low voltage pecl。


  pecl输出晶振优势:


  1.由于大电压摆动,具有非常好的抖动性能。


  2.理想应用于高速电路。


  3.能够驱动长传输线。


  pecl输出晶振缺点:


  1.与单端输出相比,差分输出和外部直流偏置会产生更大的功耗。


  2.与1.8v电源不兼容。


  lvds 输出


  英文:low voltage differential signaling


  中文:低电压差分信号


  lvds输出是由美国国家半导体公司研发出来的。cmos/ttl接口传送速率不高,距离较短,抗emi电磁干扰能力较差。然而,lvds可以解决这些问题,速率高,噪声低,距离远,传输准确。lvds输出频率最高可达到2.1ghz,电压在1.8~3.3v。


  lvds输出的优劣点:


  1、由于较小的电压摆幅(通常约为350mv),与lv-pecl差分晶振输出相比功耗更低。


  2、不易受噪音影响。


  3、与cmos/ttl相比,emi辐射更低。lvds的劣势是与pecl相比,抖动性能降低。


  hcsl 输出


  英文:high-speed current steering logic


  中文:高速电流驱动逻辑


  hcsl输出抖动最小,功耗较大。以koan晶振7.0x5.0mm贴片为例,6脚最高可达到200mhz,8脚最高可达到700mhz。

推荐阅读

样品申请
网站地图